DIALOG(R) File 351: Derwent W (c) 2002 Thomson Derwent. All rts. reserv.

\*\*Image available\*\* 010569734 WPI Acc No: 1996-066687/ 199607

XRAM Acc No: C96-021748

Bonding semiconductor substrate formation - by providing semiconductor layer on porous layer and planarising surface of semiconductor layer to form bonding surface, to carry out bonding with other substrates Patent Assignee: CANON KK (CANO )  $\,$ 

Number of Countries: 001 Number of Patents: 001

Patent Family:

Applicat No Date Kind Date Patent No A 19951212 JP 94117944 19940531 199607 B Α JP 7326719

Priority Applications (No Type Date): JP 94117944 A 19940531

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

7 H01L-027/12 JP 7326719 Α

Abstract (Basic): JP 7326719 A

The method provides a porous layer (102) on a semiconductor substrate (101). A semiconductor layer (103) is then set up on the porous layer.

The surface of the semiconductor layer is planarised to become a bonding surface. Thus, the semiconductor substrate makes bonding with other substrates.

ADVANTAGE - Improves quality of substrate. Provides high yield of bonding semiconductor substrate. Realizes good bonding. Reduces surface roughness.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平7-326719

(43)公開日 平成7年(1995)12月12日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

100

H01L 27/12 21/18

amatika ja

審査請求 未請求 請求項の数5 OL (全 7 頁)

(21)出額番号

(22)出頭日

特願平6-117944

平成6年(1994)5月31日

(71)出顧人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 坂本 勝

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 山下 穣平

(54) 【発明の名称】 貼り合わせ半導体基板の形成方法

(57)【要約】

【目的】 ポイド (欠落) をなくし、品質を向上させ

【構成】 半導体基板101の少なくとも一主面側を多 3を形成する工程と、該半導体層表面を平坦化する工程 と、該半導体層の平坦化面を貼り合わせ面として、前記 半導体基板と他の基板との貼り合わせを行なう工程と、 を備えた。



れている。

## 【特許請求の範囲】

【請求項1】 半導体基板の少なくとも一主面側を多孔 質化し、形成された多孔質層上に半導体層を形成する工 程と、

該半導体層表面を平坦化する工程と、

該半導体層の平坦化面を貼り合わせ面として、前配半導 体基板と他の基板との貼り合わせを行なう工程と、

を備えた貼り合わせ半導体基板の形成方法。

【請求項2】 請求項1記載の貼り合わせ半導体基板の 形成方法において、前配半導体層はシリコン単結晶から 10 なることを特徴とする貼り合わせ半導体基板の形成方

【請求項3】 請求項1紀載の貼り合わせ半導体基板の 形成方法において、平坦化工程前の半導体層は、単結晶 層と非単結晶層との積層構造体からなることを特徴とす る貼り合わせ半導体基板の形成方法。

【請求項4】 請求項1記載の貼り合わせ半導体基板の 形成方法において、前記半導体層表面を平坦化した後 に、その表面に酸化膜を形成したことを特徴とする貼り 合わせ半導体基板の形成方法。

【請求項5】 請求項1記載の貼り合わせ半導体基板の 形成方法において、前記他の基板は少なくとも貼り合わ せ面が絶縁体の絶縁性基板であることを特徴とする貼り 合わせ半導体基板の形成方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は貼り合わせ半導体基板の 形成方法に係わり、特に、半導体基板の少なくとも一主 面側を多孔質化し、形成された多孔質層上に半導体層を う貼り合わせ半導体基板の形成方法に関する。

[0002]

【従来の技術】絶縁物上の単結晶S I 半導体層の形成は シリコン-オン-インシュレータ (SOI) 技術として 広く知られ通常のST回路を作成するパルクSi基板で は到達しえない数々の優位点をSOI技術を利用したデ バイスが有することから多くの研究がなされてきた。

【0003】デバイス特性上の多くの利点を実現するた めにここ数十年に渡り、SOI構造の形成方法について 研究されてきている。この内容は、例えば以下の文献に 40 まとめられている。

[0004] Special Issue: "Sing le-crystal silicon on non -single-crystal insulator s"; edited by G. W. Cullen, J ournal of Crystal Growth, volume 63, no. 3, pp 429~590 (1 983)

また、占くは単結晶サファイア基板上にSiをCVD法 (化学気相法) で、ヘテロエピタキシーさせて形成する 50 にV溝に囲まれて誘電分解されたSI単結晶領域を形成

SOS (シリコン オン サファイア) が知られてお り、最も成熟したSOI技術として一応の成功を収めは したが、S1層と下地サファイア基板界面の格子不整合 により大量の結晶欠陥、サファイア基板からのアルミニ ュームのS1層への混入、そして何よりも基板の高価格 と大面積化への遅れにより、その応用の広がりが妨げら

2

【0005】比較的近年には、サファイア基板を使用せ ずにSOI構造を実現しようという試みが行なわれてい る。この試みは、次の二つに大別される。

(I) Si単結晶基板を表面酸化後に、窓を開けてSi 基板を部分的に表出させ、その部分をシードとして横方 向へエピタキシャル成長させ、SIO2 上へSi単結品 を形成する(この場合には、SiO2上にSi層の堆積 をともなう)。

(II) Si単結晶基板そのものを活性層として使用し、 その下部にSiO:層を形成する(この方法は、Si層 の堆積をともなわない)。

【0006】従来上記(I)を実現する手段としては、 (1) CVD法により、直接単結晶Siを横方向エピタ キシャル成長させる方法や、(2) 非晶質Siを堆積し て、熱処理により固相横方向エピタキシャル成長させる 方法や、(3) 非晶質、あるいは多結晶Si層に電子 線、レーザー光等のエネルギービームを収束して照射 し、溶融再結晶により単結晶をSIO2上に成長させる 方法や、(4)棒状ヒーターにより帯状に溶融領域を走 査する方法 (Zone Melting Recrys tallization) 等が知られている。

【0007】これらの方法にはそれぞれ一長一短がある 形成し、この半導体層と他の基板との貼り合わせを行な 30 が、その制御性、生産性、均一性、品質に多大の問題を 残しており、いまだに工業的に実用化したものはない。 【0008】たとえば(1)のCVD法では、平坦薄膜 化するには犠牲酸化が必要になるという問題があり、ま た(2)の固相成長法ではその結晶性が悪くなるという 問題がある。また、(3)のピームアニール法では、収 東ビーム走査による処理時間と、ビームの重なり具合、 焦点調整などの制御性に問題がある。 (4) の20nc

> Melting Recrystallizatio n法は、もっとも成熟しており、比較的大規模な集積回 路も試作されてはいるが、依然として亜粒界等の結晶欠 陥は多数残留しており、少数キャリアデバイスを作成す るに到っていない。

【0009】上記(11)の方法であるS1基板をエピタキ シャル成長の種子として用いない方法においては、次の 3種類の方法が挙げられる。

【0010】(5) V型の溝が表面に異方性エッチング されたSi単結晶基板に酸化膜を形成し、該酸化膜上 に、多結晶Si層をSi基板と同じ程厚く堆積した後、 Si基板の表面から研磨によって、厚い多結晶S1層上 する方法である。

【0011】この方法においては、結晶性は良好である が、多結晶Siを数百ミクロンも厚く堆積する工程と、 単結晶Si基板を裏面より研磨して分離したSI活性層 のみを残す工程に、制御性と生産性の点から問題があ

[0012] (6) サイモックス (SIMOX: Sep eration-by-Ion-Implantedoxygen)と称されるSi単結晶基板中に酸素のイ プロセスと整合性がよいため現在もっとも成熟した方法 である。

【0013】しかしながら、SIOュ層を形成するため には、酸素イオンを10<sup>18</sup> ions/cm<sup>2</sup> 以上も注入 する必要があり、その注入時間は艮大であり、生産性は 高いとはいえず、また、ウエハーコストは高い。更に結 晶欠陥は多く残存し、工業的に見て、少数キャリアデバ イスを作製できる十分な品質に至っていない。

【0014】(7)多孔質S1の酸化による誘電体分離 によりSOI製造を形成する方法でる。

【0015】この方法は、P型Si単結晶基板表面にN 型S1層をプロトンイオン注入(イマイ他、J. Сгу st. Growth, vol. 63, 547 (198 3))、もしくは、エピタキシャル成長とパターニング によって島状に形成し、表面よりS1島を囲むように、 HF溶液中の陽極化成法によりP型SI基板のみを多孔 質化した後、増速酸化法によりN型Si島を誘電体分離 する方法である。

【0016】本方法では、分離されているSI領域は、 デバイス工程の前に決定されており、デバイス設計の自 30 【作用】本発明は、多孔質層上に形成された半導体層表 由度を制限する場合があるという問題点がある。

【0017】以上のように、SOI構造を実現しようと して、さまざまな方法が考えられてはいるが、いずれも 解決すべき課題をかかえており、特に、SOI層には多 量の結晶欠陥が存在しており、Siウエバ並の良質なS i単結晶層を得ることは難しいという問題がある。

【0018】ところで、近年、光受光案子であるコンタ クトセンサーや、投影型液晶固像表示装置を構成するう えで、絶縁性基板の一つである光透過性基板上に半導体 素子を作成することが重要となってきており、センサー 40 し、良好な貼り合わせを実現するものである。 や表示装置の画案(絵案)を、より一層、高密度化、高 解像度化、高精細化するため、高性能な駆動素子が求め られている。そのため、光透過性基板上に設けられる素 子としても、優れた結晶性を有する単結晶層を用いて作 製されることが必要となっているが、ガラスに代表され る光透過性基板は、一般的に、その結晶構造は非晶質で あって、堆積した薄膜SI層は、基板の結晶構造の無秩 序性を反映して、非晶質か、良くて多結晶層にしかなら ず、その火陥の多い結晶構造ゆえに、現在あるいは今後

とが難しい。

【0019】そこで良質なSO「層を得る方法として、 Si単結晶基板を陽極化成し、この化成層上にエピタキ シャル成長を行い、単結晶層を形成し、これを熱酸化膜 付のシリコン基板等の支持基板に貼り合わせ、選択的に 化成層のみを除去する(以下、ELTRANという)方 法が提案されている(特開平5-21338号公報)。 [0020]

【発明が解決しようとする課題】しかしながら、上述の オン注入によりSiO: 層を形成する方法であり、Si 10 ELTRAN方法では化成層上にエピタキシャル成長を 行うために、エピタキシャル前処理(HCIによる表面 層エッチング)を行うと、化成層が変質してしまい良好 なエピタキシャル層を得ることができない。エピタキシ ャル前処理としては水素雰囲気で表面層に形成されてい る自然酸化膜を除去するのが限界である。

> 【0021】そのため表面層に残存するパーティクル等 によるエピタキシャルの異状成長や、エピタキシャルの 欠落といった問題が存在する。ここで発生したエピタキ シャルの異状は最終的なSOI基板ではポイド(欠落) 20 となり品質を低下させることになっていた。

[0022]

【課題を解決するための手段】本発明の貼り合わせ半導 体基板の形成方法は、半導体基板の少なくとも一主面側 を多孔質化し、形成された多孔質層上に半導体層を形成 する工程と、該半導体層表面を平坦化する工程と、該半 導体層の平坦化面を貼り合わせ面として、前記半導体基 板と他の基板との貼り合わせを行なう工程と、を備えた ことを特徴とする。

[0023]

面を研磨等で平坦化することにより、該半導体層表面の 凹凸部を除去し、良好な貼り合わせを実現するものであ

【0024】更には、上記半導体層を単結晶層としたと きに、パーティクル等の影響で単結晶が一部堆積せず単 結晶層に凹部が生ずる場合には、上配半導体層を単結晶 層と非単結晶層との積層構造体とすることで、パーティ クル等の上にも非選択的に非単結晶を堆積させ、その後 研磨を行なうことで半導体層の凹部にのみ非単結晶を残

【0025】更には、半導体表面を研磨した後にその表 面に酸化膜を形成することで、表面荒らさを低減させ良 好な貼り合わせを実現するものである。

[0026]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

(実施例1) 図1, 図2は本発明の貼り合わせ半導体基 板の形成方法の第1実施例を説明するための模式的断面 図である。図1,2において、101は半導体基板、L 要求されるに十分な性能を持った駆動素子を作製するこ 50 02は多孔質層である陽極化成層、103は陽極化成層 5

102上にエピタキシャル成長させた単結晶半導体層、 104はエピタキシャル成長時に半導休層が異状成長し 凸部となった領域、105はエピタキシャル成長時に半 導体層が異状成長し凹部となった領域である。106は この凹凸を有する半導体層の表面を研磨等により平坦化 した単結晶半導体層である。

【0027】ここで、半導体層の表面を研磨しない場合 との比較において、本発明について説明する。図3、図 4 は半導休層の表面を研磨しない場合の問題点を示すた めの模式的断面図である。図3,図4において、201 10 以下の通りである。 は半導体基板、202は多孔質層である陽極化成層、2 03は化成層上にエピタキシャル成長させた単結晶半導 休層、204、205はエピタキシャルの異状成長によ り凹凸が生じた部分、210は支持基板、211は絶縁 膜である。この両者を貼り合わせ、更に半導体基板20 1及び陽極化成層202を除去することによりSOI基 板が形成される。但し、凹凸が生じた部分204及び2 05に起因して単結晶半導体層203の膜ハガレが生 じ、図1に示すように、半導体層の欠落領域206が発 生してしまう。

[0028] 本発明では研磨等の平坦化処理によりエビ タキシャル層表面の凹凸を除去し、平坦な単結晶半導体 層を形成した後に貼り合わせを行うことにより半導体層 の欠務領域を皆無にした。

【0029】図5~図10を用いてその製造方法を説明 する。図5に示すように、P型SI基板301を用いH F溶液により陽極化成法で多孔質Si層302を得る。 この多孔層Si層302は単結晶Siの密度2. 33g /cm³に比べて、その密度を、HF溶液濃度を50~ 3 の範囲に変化させることができる。この多孔質層は、 下記の理由により、N型Si層には形成されず、P型S i基板のみに形成される。ここで、多孔質半導体材料に ついて多孔質Siを例として説明する。ます多孔質Si は、Uh1ir等によって1956年に半導体の電解研 磨の研究過程於で発見された(A. Uhlir, Bel 1 Syst. Tech. J., vol. 35, p. 3 33 (1956)).

[0030] また、ウナガミ等は、陽極化成におけるS は正孔が必要であり、その反応は、次のようであると報 告している(T. ウナガミ:J. Electroche m. Soc., vol. 127, p476 (198 0)).

[0031]  $Si + 2HF + (2-n) e^{-} \rightarrow SiF_{2}$ +211' +ne'

SiF2 +2HF→SiF4 +H2

SiF. +2HF-H2 SiF.

 $Si+4HF+(4-\lambda)$  e・ $\rightarrow SiF$ 、+4H・ $+\lambda$  50 良質のSOI基板を得ることができる。

e·

SIF++2HF-H2 SIF+

ここでe・及びe・はそれぞれ、正孔と電子を表してい る。また、nおよびλは夫々シリコン1原子が溶解する ために必要な正孔の数であり、n>2又は、 $\lambda>4$ なる 条件が満たされた場合に多孔質シリコンが形成されると している。

6

【0032】続いて図6に示すように、この多孔質層上 にエピタキシャル成長層303を形成する。堆積条件は

[0033]

ソースガス:SIH: 800 SCCM キャリヤーガス:H2 150 1/min

温度:850℃

圧力: 1×10-2Torr

成長速度: 3. 3nm/sec

上記条件は減圧下におけるエピタキシャル成長条件であ るが常圧であっても良い。減圧状態であっても常圧状態 であってもそのエピタキシャル表面層には凹凸部30 20 4,305が存在しえる。

【0034】続いて図7に示すように、このエピタキシ ャル表面を研磨により平坦化する。ウエハをセラミック 製のプレートに貼り合わせ、ポリエステル等の繊維より 成るクロス上でそのウエハを回転させる。 このクロス上 には0.02μm程度の粒度からなる高純度SiOz粒 子が分散されたpH10~12程度のアンモニア水溶液 を摘下させプレートに 0.1~2.0 kg/cm²の圧 カで加圧し研磨する。圧力により研磨スピードは変化す るが1.0kg/cm2 で~500オングストローム/ 20%に変化させることで密度 $1.1\sim0.6$ g/cm 30 minである。 $\sim3000$ オングストローム程度の研磨 によりエピタキシャル層306の表面は、パルクS1並 の表面性を有するようになる。

> 【0035】次に図8に示すように、絶縁膜311を有 する支持基体310と共に洗浄を行い両ウエハを貼り合 わせる。この後、ウエハ中央部を加圧することにより、 貼り合わせ作業が終了する。更に、このウエハに~12 0.0℃程度の高温処理を施すことで貼り合わせ強度が向 上する。

【0036】次に図9に示すように、半導体基板301 iの溶解反応を研究し、HF溶液中のSiの陽極反応に 40 をパックグラインダーにより除去する。パックグライン ダー精度にもよるが±2μm程度の精度であるならば化 成層厚は~5μm以上あることが望ましい。 バックグラ インダーにより化成層302が全面で露呈するまで研削 する。

> 【0037】最後に図10に示すように、この化成層を 選択エッチング液(フッ硝酸酢酸溶液1:3:8)を用 いてエピタキシャル層306が全面で露呈するまでエッ チングする.

> 【0038】上記方法を用いることによりポイドのない

(実施例2) 前記実施例1では多孔質層上に形成される 半導体層が単結晶層のみである場合について説明した。

【0039】単結晶層を形成する場合、下地化成層の膜 厚によりそのエピタキシャル層は変化する。化成層の穴 径が大きくなればなる程、エピタキシャル表面は劣化す る。更にはその化成層表面にパーティクル等が付着する ことにより著しい凹凸が形成される。

[0010] 本実施例では著しい凹部が形成される場合 について木発明の適用例を図11~図15を用いて説明 %のHF溶液中において陽極化成を行った。この時の電 流密度は100mA/cm<sup>1</sup>であった。この時の多孔質 加速度は8. 4μm/minである。この多孔質層上に 図12に示すように、CVD法によりS1エピタキシャ ル成長をさせて単結晶Si層403を形成する。 堆積条 件は以下のとおりである。

[0 0 4 1]

S1H4 1000 SCCM 反応ガス流量

230 1/min H<sub>2</sub>

温度 10000

80Torr 圧力

404はエピタキシャル成長前に化成層上に付着したパ ーティクルである。パーティクルに起因して著しい凹部 が形成される場合がある。

【0042】続いて図13に示すように、堆積温度を6 0.0℃まで低下させることにより多結晶シリコン層4.0 5を形成させる。単結晶層が全く成長しない領域におい ても多結晶シリコン層405は成長するためパーティク ル上にも半導体層が形成される。

【0043】この表面層を多結晶シリコン層分だけ研磨 30 することにより図14に示すように著しい凹部に多結晶 シリコンが埋め込まれた平坦な表面層の基板が得られ

【0044】続いて前述した実施例1と詞様に絶縁膜4 11を有する支持基板410と貼り合わせ工程を行うこ とで図15に示すような凹部が埋められたSOI基板を 得ることができる。

【0015】なお、本発明を適用しないで貼り合わせ後 の高温熱処理を行うと、図16に示すウエハ変形が発生 してしまう。これはパーティクル504のために化成層 40 502表面に半導体層503が存在しないため化成層及 びパーティクルが、貼り合わせ前洗浄で水分を残留さ せ、密閉された領域で水分が蒸発するため、ウエハ変形 を生じさせてしまうためである。図16において、50 1は半導体基板、505は生じた空隙、510は支持基 板、511は絶縁膜である。

[0046] 本発明ではその表面層に単結晶ではないに しても半導体層が形成されているためウエハ変形を生じ させるようなことが皆無となる。

手法を用いたがその他の方法、例えば、熱酸化法を用い ても平坦化を行うことができる。 実施例 1 と同様に多孔 質上にエピタキシャル層を成長させる。エピタキシャル 条件によっても、その表面平滑性は変化し、RMS= 0. 10∼0. 50 nm (150 μm□) となる。これ を1000℃程度の熱酸化を施すことにより、RMS= 0. 10~0. 20nm (150µm□) を得ることが てきる.

8

【0047】これは、熱酸化が凹で平坦化作用を示す例 する。図11に示すように、P型Si基板401を50 10 である。更に、別の平坦化手法としては、800℃以上 の高温でH2 雰囲気中でマイグレーションさせることに より、平滑性を向上させることができる。

[0048]

【発明の効果】以上詳細に説明したように、本発明によ れば、多孔質層上に形成された半導体層表面を平坦化す ることにより、該半導体層表面の凹凸部を除去し、良好 な貼り合わせを実現し、安定で、高歩留りの貼り合わせ 半導体基板の形成方法を提供することができる。

【0019】更には、上記半導体層を単結晶層としたと 20 きに、パーティクル等の影響で単結晶が堆積せず単結晶 層に凹部が生ずる場合には、上記半導体層を単結晶層と 非単結晶層との積層構造体とすることで、パーティクル 等の上にも非選択的に非単結晶を堆積させ、その後平坦 化を行なうことで半導体層の凹部にのみ非単結晶を残 し、良好な貼り合わせを実現し、安定で、高歩留りの貼 り合わせ半導体基板の形成方法を提供することができ る.

【0050】更には、半導体表面を研磨した後にその表 面に酸化膜を形成することで表面荒らさを低減させ良好 な貼り合わせを実現することができる。

【0051】尚、本発明はSOL基板の形成に好適に用 いることができるものである。

## 【図面の簡単な説明】

【図1】本発明の第1実施例による化成層上のエピタキ シャル層表面の模式的断面図である。

【図2】本発明の第1実施例による化成層上のエピタキ シャル層表面の模式的断面図である。

【図3】半導体層の表面を研磨しない場合の貼り合わせ の状態を示す断面図である。

【図4】半導体層の表面を研磨しない場合の貼り合わせ の状態を示す断面図である。

【図5】本発明によるSOI基板製造工程を示す断面図 である。

【図6】本発明によるSO!基板製造工程を示す断面図 である。

【図7】本発明によるSO【基板製造工程を示す断面図 である.

【図8】本発明によるSOI基板製造工程を示す断面図 である.

〔実施例3〕前記実施例1、2では、研磨による平坦化 50 【図9】本発明によるSOI基板製造工程を示す断面図

9

である.

【図10】 木発明によるSOI基板製造工程を示す断面 図である。

【図11】本発明の第2実施例によるSOI基板製造工 程を示す断面図である。

【図12】本発明の第2実施例によるSOI基板製造工 程を示す断面図である。

【図13】本発明の第2実施例によるSOI基板製造工 程を示す断面図である。

【図14】本発明の第2実施例によるSOI基板製造工 10 311 絶縁膜 程を示す断面図である。

【図15】本発明の第2実施例によるSOI基板製造工 程を示す断面図である。

【図16】本発明によらない場合の貼り合わせの状態を 示す断面図である。

【符号の説明】

101 半導体基板

102 陽極化成層

103 単結晶半導体層

104 凸部となった領域

105 凹部となった領域

106 単結晶半導体層

201 半導体基板

202 陽極化成層

203 単結晶半導体層

204.205 凹凸が生じた部分

206 欠落領域

2 1 0 支持基板

211 絶縁膜

301 P型Si基板

302 多孔質Si層

303 エピタキシャル成長層

304, 305 エピタキシャル表面層の凹凸部

10

306 エピタキシャル層

310 支持基体

401 P型S i 基板

402 多孔質層

403 単結晶S1層

404 パーティクル

405 多結晶シリコン層

406 多結晶シリコン

4 1 0 支持基板

411 絶縁膜

501 半導体基板

20 502 陽極化成層

503 半導体層


504 パーティクル

505 空隙


510 支持基板

511 絶縁膜


[図1]




[网3]



[图2]



[网4]



(図5)

